计算机硬件系统设计

单周期MIPS CPU ---1

譚志虎

華中科技大學
计算机科学与技术学院
School of Computer Science & Technology, HUST

MIPS CPU控制器设计

- 定长指令周期：单周期实现
  - 所有指令均在一个时钟周期内完成， CPI=1
  - 性能取决于最慢的指令，时钟周期过长
- 变长指令周期：多周期实现
  - 缩短时钟周期，复用器件或数据通路
  - 可支持流水操作，提升性能

MIPS指令格式

R 型指令

6bits	5bits	5bits	5bits	5bits	6bits
OP	R_S	R_t	R_d	shamt	funct

I 型指令

6bits	5bits	5bits	16bits
OP	R_S	R_t	立即数

J 型指令

6bits	26bits
OP	立即数

R型指令格式

	6bits	5bits	5bits	5bits	5bits	6bits
R 型指令	OP	R_s	R_t	R_d	shamt	funct

- `add $s1,$s2,$s3`

0	18	19	17	0	32

- `sub $s0,$s1,$s2`

0	17	18	16	0	34

- `sll $s0,$s1,2`

0	0	17	16	2	0

I型指令格式

	6bits	5bits	5bits	16bits
I 型指令	OP	R_S	R_t	立即数

- `addi $s1,$s2,200`

8	18	17	200

- `lw $s1,300($s2)`

35	18	17	300

- `beq $s1,$s2,400`

4	18	17	400

取指令数据通路



Mem[PC++] → IR

- 单周期不能设置AR，DR，IR寄存器
- 程序和数据分开存放---哈佛结构
  - 指令存储器　数据存储器
  - 指令cache　数据cache
- 运算器和PC累加器分离

R型指令数据通路




```
add $s0,$s1,$s2
```

6bits	5bits	5bits	5bits	5bits	6bits
OP	R_s	R_t	R_d	shamt	funct

Lw指令数据通路




```
lw $s0,32($s1)
```

6bits	5bits	5bits	16bits
OP	R_S	R_t	立即数

sw指令数据通路



- `sw $s0,32($s1)`

计算机硬件系统设计

譚志虎

華中科技大學
计算机科学与技术学院
School of Computer Science & Technology, HUST

下节课再见...

stan@hust.edu.cn